トランシーバーの高帯域幅によるデータトラフィックの処理
Oct 31, 2025|
トランシーバー高帯域幅ソリューションは、電気信号を光信号に変換し、複数のデータ ストリームを光ファイバー ケーブルで同時に送信することにより、データ トラフィックを管理します。これらのデバイスは、PAM4 などの高度な変調技術を使用して、物理インフラストラクチャを増やすことなくデータ送信容量を 2 倍にし、ポートあたり 100 Gbps から 1.6 Tbps の速度を実現します。
世界の光トランシーバ市場は、2024 年に 126 億 2000 万ドルに達し、年間 16% を超える成長を反映して、2032 年までに 425 億 2000 万ドルに達すると予測されています。この拡大は、データセンター トラフィックの急激な増加に直接起因しています。-2017 年の 9 ゼタバイトから 2019 年には 14 ゼタバイトを超え、AI ワークロードは現在、2030 年までの需要増加の約 40% を占めています。
高帯域幅データ処理のアーキテクチャ-
最新のトランシーバー高帯域幅システムは、ネットワーク データを送信可能な光信号に変換する 3 段階のプロセスを通じて動作します。{0}電気インターフェイスはネットワーク スイッチから最大 425 Gbps の速度でデータを受信します (400G システムのオーバーヘッドを考慮)。一方、光インターフェイスはモジュールの種類に応じて 70 メートルから 80 キロメートルの範囲の距離でこのデータを送信します。
シリコン フォトニクスは、これらのデバイスの主要なプラットフォームとして台頭しています。インテルは、2023 年だけで 170 万台を超えるシリコン フォトニック トランシーバーを出荷し、現在データコム光トランシーバー全体の 20% 以上を占める市場セグメントを獲得しています。シリコンフォトニック集積回路（PIC）市場は、2023年の9,500万ドルから2029年までに予測863ドルに成長し、45%の複合年間成長率を示しています。
基本的な利点は集積密度にあります。従来のトランシーバー設計では、-レーザー、変調器、光検出器-それぞれが個別に製造され、手動で組み立てられる個別のコンポーネントが必要です。シリコン フォトニクスは、既存の半導体製造インフラストラクチャを使用してこれらの要素を単一チップに統合し、ディスクリート コンポーネント アーキテクチャと比較して、生産コストを最大 30% 削減し、消費電力を 20% 削減します。
3 つの連続時間線形イコライザーは、異なる周波数帯域での信号補償を処理します。{0}最初のステージは、ナイキスト周波数付近の高周波信号を 17 dB に達するピーク ゲインでブーストします。2 番目のステージでは、10 GHz での中周波損失を補償してシンボル間干渉を排除します。-、3 番目のステージでは、低周波の安定性のために一定の DC ゲインを維持します。-。次に、飽和アンプがサンプリング用に信号を準備する前に、可変ゲイン アンプが信号の振幅を調整します。
PAM4 変調: 帯域幅乗数
パルス振幅変調 4- レベルは、既存のインフラストラクチャ上で 400G および 800G でのトランシーバーの高帯域幅パフォーマンスを可能にする技術的なブレークスルーを表します。従来の NRZ（ノン-リターン-トゥ-）変調では 2 つの信号レベルを使用してシンボルあたり 1 ビットを送信しますが、PAM4 は 4 つの異なる振幅レベル（00、01、10、または 11 を表す）を使用してシンボルあたり 2 ビットを送信します。
これにより、ボー レートを比例的に増加させることなく、実効データ レートが 2 倍になります。 800G ネットワークは、50 Gbps NRZ で 16 レーンではなく、100 Gbps (50 Gbaud PAM4) で 8 レーンで実行されます。計算は簡単です。必要なレーンの数を半分にすると、ケーブル配線コストが削減され、スイッチ ポート密度の要件が軽減され、既存のファイバー設備の使用可能期間が延長されます。
トレードオフは信号対ノイズ比に現れます。{0}{1} PAM4 の 4 つの振幅レベルは、NRZ の 2 つのレベルと同じ電圧振幅に圧縮され、レベル間の間隔が NRZ 間隔の 1/3 に減少します。-。これにより、理論上約 10 dB (20 × log₁₀(1/3)) の SNR ペナルティが発生し、PAM4 信号がノイズ、クロストーク、分散の影響を大幅に受けやすくなります。
前方誤り訂正は、この脆弱性を補います。最新の PAM4 トランシーバーは、送信側と受信側の両方に高度な FEC アルゴリズムを実装し、送信前にデータをエンコードし、受信時にエラーを訂正します。テストの結果、適切に設計された PAM4 トランシーバーは、3 タップのフィードフォワード イコライゼーションによりビット誤り率を 10⁻¹² 未満に維持しながら、最大 25 dB のチャネル損失を補償できることがわかりました。
消費電力の方程式は依然として複雑です。 PAM4 変調では、送信端の両方でイコライゼーションと事前補償を行うための大規模なデジタル信号処理が必要です。{2}} 1.6 Tbps トランシーバーは通常約 30 ワットを消費し、DSP 回路が消費電力の半分以上を占めます。それでも、これは同等のトランシーバー高帯域幅容量を実現するために 2 倍の数の NRZ レーンを実行するよりも改善を示しています。
-AT&T での実際の導入はその規模を示しています。同社の 400G- ベースの IP バックボーンは毎日 594 ペタバイトの国内トラフィックを伝送し、帯域幅需要の増加に合わせて拡張できるように設計されたアーキテクチャを備えています。 QSFP28 PAM4 DWDM トランシーバは、80 キロメートルに達する距離の単一ファイバ ストランド上で最大 4 Tbps の総帯域幅をサポートするようになりました。これは、分散とファイバの非線形効果に対する耐性を確認するフィールド テストによって検証されています。
フォームファクターの進化とポート密度
トランシーバー業界は、トランシーバー高帯域幅アプリケーション用の QSFP (Quad Small Form Factor Pluggable) 標準を中心に収束してきましたが、世代が進むごとに複雑さが増しています。 QSFP28 は、標準化された 4×25 Gbps レーンを備えた 100G 導入で優勢ですが、QSFP-DD (Double Density) と OSFP (Octal Small Form-factor Pluggable) が 400G 市場シェアを争っています。-
QSFP-DD は、QSFP28 機械仕様との下位互換性を維持しながら、電気レーンを 8 つに倍増し、8×50 Gbps PAM4 シグナリングを介した 400G 伝送を可能にします。 OSFP は、より高い電力供給能力を提供します-QSFP の 12 ワットと比較して、最大 15 ワットです-DSP 集中型のコヒーレント モジュールに不可欠な-{12}}。ただし、OSFP は、オープントップ、クローズトップ、ライディング ヒートシンク構成という 3 つの異なるフォーム ファクタにより、独自の複雑さをもたらします。-
800G世代はさらに細分化されます。実装によっては、レーンあたり 100 Gbps で 8 レーンの OSFP FIN を使用するものもあれば、OSFP112 または QSFP112 のバリアントを導入する実装もあります。特定の 400G ネットワーク インターフェース カードはフラットトップ OSFP モジュールのみを受け入れ、共通の電気仕様にもかかわらず FIN 設計を拒否するため、ネットワーク エンジニアはコネクタの互換性を慎重に確認する必要があります。{7}}
2024 年の出荷データから競争環境が明らかになります。トランシーバ ボリュームの約 60% が 10-40 Gbps の範囲内にあり、企業および通信インフラストラクチャのインストール ベースにサービスを提供しています。シングルモード ファイバ トランシーバは総出荷量の 61% を占め、長距離通信に好まれました。一方、マルチモード バリアントは 39% を占め、短距離データセンター アプリケーションに集中していました。-
ハイパースケール オペレーターは、より速く限界を押し広げています。 Google と競合するクラウド プロバイダは、2024 年中に 800G DR8 デバイスの販売台数が 500 万台を超え、次世代の帯域幅密度への移行を支持しました。-第 1 世代の- 1.6T プラガブル プルーフ-のコンセプト モジュール-は、2024 年末にフィールド トライアルに入り、2025 年末までの商用リリースを目指しています。InnoLight は、2024 年だけで 300 万個のシリコン フォトニック モジュールを出荷する予定であり、技術導入の速度を示しています。
データセンターのトラフィックパターンとインフラストラクチャの需要
世界のデータセンターの設置容量は 2005 年から 2025 年の間に 5 倍に増加し、114 ギガワットに達しました。 2018 年以降、年間成長率は劇的に加速し、2025 年まで設備容量は毎年 2 桁の増加率を記録しました。2019 年の成長率 18.6% は最速の拡大を記録し、2025 年の推定 17.7% 増加は測定期間内で 2 番目に良いものでした。{11}}
このインフラストラクチャの構築は、絶え間ないトラフィックの増加に対応します。データセンター施設は 2024 年に 485 テラワット-時間の電力を消費しました。これは世界の電力需要の 1.7% に相当します。予測では、主に AI モデルのトレーニングと推論のワークロードによって、消費量は 2030 年までにほぼ 2 倍の 945 TWh になると予想されています。
アジア太平洋地域は、2024 年に 12.2 ギガワットの容量展開で地域の容量展開をリードし、2028 年までに 26.1 ギガワットに達すると予測されており、年間成長率は 21% です。この地域は、2024 年にデータセンター運営のために約 320 TWh の電力を消費し、需要は 2030 年までに 780 TWh に達する可能性があります。再生可能エネルギー源はこの需要量の 32% しか供給できない可能性があり、グリッド インフラストラクチャに重大な圧力をもたらしています。
ラック密度の指標は、電力のストーリーをより鮮明に伝えます。従来のサーバー ラックはラックあたり 5{2}}10 kW を消費しますが、次世代 GPU クラスタでは要件がラックあたり 250 kW まで高まります。- AI ワークロードはこの密度の爆発を引き起こします。単一の Nvidia DGX H100 GPU サーバー システムには 4 つの 400G ポートが搭載されており、800 Gbps のポート密度でのリーフ-スパイン ファブリック ネットワーキングが必要になります。このレベルの相互接続には、AI トレーニング クラスターの特徴である大規模な東西トラフィック パターンを処理できるトランシーバー高帯域幅ソリューションが必要です。
北-南のトラフィック パターン-サーバーと外部ネットワーク間を移動するデータ-は、歴史的にデータセンター設計の主流でした。 AI トレーニングはこれを逆転させます。現在、データセンター内のサーバー間の東西トラフィックが帯域幅消費の大部分を占めており、トレーニング クラスタでは、従来のウェブ アプリケーションでは不可能だった方法でネットワーク トポロジに負荷をかける、全対全接続パターンが必要です。{6}{6}{7}}
Meta の資本支出の軌跡は、投資規模を示しています。その支出は 2024 年の 380 億ドルから 2025 年には 650 億ドルに達する可能性があり、その大部分が AI インフラストラクチャに割り当てられています。{12}} Microsoft は 2025 年度に 800 億ドルを計画しており、2024 年中に AI データセンターの容量に 400 億ドルを投資しました。Google は 750 億ドル、アマゾンは 1,000 億ドルを予算しており、これらの数字は現代コンピューティング史上最大のインフラストラクチャ構築を表しています。
コヒーレント検出と直接検出: 適切なテクノロジーの選択
変調形式の決定は、伝送距離と容量要件に基づいて 2 つのグループに分かれます。直接検出 PAM4 は、短距離から中距離（最大数十キロ）にサービスを提供し、シンプルさを優先したコスト効率の高い実装を実現します。-コヒーレント変調は、数百キロメートルにわたる最大のスペクトル効率を必要とする長距離アプリケーションを対象としています。-トランシーバー高帯域幅インフラストラクチャを導入している組織は、どのアプローチが特定の距離と容量のニーズに適合するかを慎重に評価する必要があります。
コヒーレント システムは、QPSK (Quadrature Phase Shift Keying) や QAM (Quadrature Amplitude Modulation) などの高度なフォーマットを使用して、光信号の振幅と位相の両方を変調します。 QAM-16 はシンボルあたり 4 ビットをエンコードし、PAM4 のシンボルあたり 2 ビットを小さくするスペクトル効率を実現します。この効率には多大なコストがかかります。コヒーレント トランシーバーには、局部発振器、高度な DSP エンジン、モジュールあたりの消費電力を 30+ ワットまで高める複雑な受信機アーキテクチャが必要です。
適用境界は約 80 キロメートルです。大都市圏内のデータセンター相互接続の場合、400G ZR/ZR+ コヒーレント プラガブルとパッシブ Mux/DeMux フィルタを組み合わせることで、従来のマックスポンダ ベースの DWDM システムと比較して最大 75% のコスト削減を達成できます。{5} 80 km 未満では、これらのトランシーバーを使用する IP{8}}over-DWDM アーキテクチャにより、ポイントツーポイント ネットワーキングが大幅に簡素化され、複数の光伝送機器の層が不要になります。{10}{11}
DWDM 波長の選択が重要であるが、コスト感度が優先される 25 キロメートル未満の距離の場合、100G O- バンド DWDM トランシーバーが中間パスを提供します。これらのモジュールは、コヒーレント検出の複雑さを回避しながら、最大 16 チャネルのパッシブ多重化をサポートし、完全なオープン ライン システムと比較して推定約 30% のコスト削減を実現します。
市場区分データによると、2024 年の光トランシーバー収益の 61% をデータセンターが占め、CAGR 14.87% で成長しており、-最も急速に成長している-アプリケーション セグメントです。ハイパースケール事業者は仲介業者経由ではなく直接トランシーバーを調達することが増えており、コヒーレント プラガブルの売上は 2024 年に倍増して約 6 億ドルに達します。収益の残りの 39% は電気通信とエンタープライズ部門で分けられ、電気通信プロバイダーは長距離ネットワークと地域ネットワーク用にコヒーレント モジュールを導入しています。-
共パッケージ化された光学素子による電力効率の向上-
従来のプラグ可能トランシーバーは、フェイスプレートに取り付けられたケージを介してスイッチに接続します。{0}そのため、信号は 14～16 インチのプリント基板の配線と銅線ケーブルを通過する必要があります。この長い電気経路により、信号の完全性が低下する損失、反射、クロストークが発生します。デジタル シグナル プロセッサはこれらの障害を補償し、遅延 (通常は 30 ～ 50 ナノ秒) を追加し、かなりの電力を消費します。
共同パッケージ光学系（CPO）は、この信号経路を排除します。{0}シリコン フォトニック トランシーバーをスイッチ ASIC と同じパッケージに直接統合することにより、電気接続がインチからミリメートルに縮小されます。シグナルインテグリティが劇的に向上し、外部 DSP を完全に不要にすることができます。初期の実装では、同等のデータ レートでプラガブル トランシーバーと比較して 3.5 倍の消費電力削減が実証されています。
GTC 2025 での Nvidia の発表は、このアプローチを示しています。同社の量子スイッチ IC とスペクトラム スイッチ IC は、シリコン フォトニクスをパッケージに直接統合しているため、3.5 倍の電力削減を達成しながら、同時にネットワークの回復力を向上させ、レイテンシを短縮しています。 1.6 Tbps のプラガブル トランシーバーが 30 ワットを消費する可能性がある AI データセンター (DSP の消費電力が 15+ ワット) の場合、同時パッケージ化された代替品は 8～10 ワットで動作できます。-
信頼性の方程式も変わります。プラガブル トランシーバーは、機械的コネクタ、接触圧力、ディスクリート コンポーネントの熱管理に依存しています。-すべての潜在的な障害点で手動のトラブルシューティングが必要となり、場合によっては数時間かかる場合があります。 CPO の統合設計は、コンポーネントが少なく、熱管理が簡素化されているため、故障率が桁違いに減少する可能性があります。
導入速度が大幅に向上します。トランシーバー-ベースのシステムでは、技術者が数十または数百のモジュールを手動で装着し、接続を確認し、DOA（到着時デッド）ユニットのトラブルシューティングを行う必要があります。 CPO スイッチは光学系が事前に統合された状態で提供され、Nvidia が「開梱してインストール」と呼ぶ導入を従来のシステムより 1.3 倍高速に実行できます。-
このテクノロジーはまだ初期段階に導入されています。共同パッケージ化された光学素子の製造には、スイッチ設計者、光学エンジニア、半導体ファウンドリ間の調整が必要ですが、従来のモジュール ベンダーには必要ありませんでした。光学部品と電子部品が異なる最適温度で動作する単一のパッケージを共有する場合、熱管理はさらに困難になります。業界は、これらの製造上の課題が解決される 2026 年から 2027 年まで、CPO の広範な導入が大規模に達しないと予測しています。
光ファイバーの利用率を最大化する波長分割多重化
高密度波長分割多重 (DWDM) は、単一のストランドを介して異なる光波長で複数の独立したデータ ストリームを送信することにより、有効なファイバー容量を倍増します。最新の DWDM システムは、C- 帯域スペクトル (1530 ～ 1565 nm) で 96 の波長をサポートしており、それぞれが 100G、400G、または 800G のトラフィックを伝送できる可能性があります。 DWDM をトランシーバー高帯域幅モジュールと組み合わせると、単一のファイバー ペアで 38 テラビット/秒を超える総容量が可能になります。
波長グリッドは ITU 規格に従っており、通常、チャネルの間隔は 50 GHz (約 0.4 nm) または 100 GHz (約 0.8 nm) 間隔です。受動光コンポーネント-アレイ導波路回折格子または薄膜フィルタ--は、送信側でこれらの波長を結合（多重化）し、受信側で分離（逆多重化）するため、波長選択自体にアクティブな電力は必要ありません。
QSFP28 100G DCO (デジタル コヒーレント オプティクス) トランシーバーは、テクノロジーの進化を例証しています。これらのモジュールは、既存の QSFP28 ポートとの下位互換性を維持しながら、増幅なしで 80{5} キロメートルの伝送を実現します。調整可能なレーザーを組み込むことで、フィールド技術者は特定の DWDM チャネル プランに合わせて波長を調整でき、固定波長モジュールでは実現できない柔軟性が得られます。
総容量の計算は説得力のあるものになります。波長あたり 100G の 96- チャネル DWDM システムは、単一のファイバー ペアで 9.6 Tbps を提供します。波長あたり 400G にアップグレードすると、容量が 38.4 Tbps に向上します。特に密集した都市環境や海底ケーブルに新しいファイバーを敷設するには、ルート 1 マイルあたり数百万ドルの費用がかかることを考えると、DWDM は劇的な資本効率を実現します。
実際の実装は距離と用途によって異なります。{0}キャンパス内のデータセンター相互接続 (< 2km) often use Coarse WDM (CWDM) with wider channel spacing and fewer wavelengths, reducing component costs. Metro networks (2-80km) deploy DWDM over passive infrastructure. Long-haul networks (>80km）、60-100 キロメートルごとに光アンプ、再構成可能な光アドドロップ マルチプレクサ、高度なネットワーク管理システムを追加します。
最新のトランシーバーのチューニング システムにより、現場での波長調整が可能になり、物理モジュールを交換することなく、変化するネットワーク要件に適応できます。通信事業者は、波長を再調整してルーティング テーブルを更新するだけで、ルート間で容量を移動でき、固定波長システムでは実現できない運用の機敏性を実現できます。-
市場のダイナミクスと地域の成長パターン
北米は、企業、政府、教育部門にわたる広範なハイブリッド クラウドとマルチクラウドの導入により、2024 年にデータセンター ネットワーキング市場の 39% を獲得しました。{2}特に米国市場は、医療、防衛、学術分野における AI 研究ハブとハイパフォーマンス コンピューティング クラスタの拡大により、2033 年まで 16% の CAGR で成長すると予測されています。{8}
アジア太平洋における中国の立場は特に注目に値します。-この国は、技術の自給自足と国内のクラウド エコシステムの拡大に注力することで、2024 年に大きな市場シェアを保持しました。{3}}ニューインフラストラクチャ構想やデジタル産業化などの国家政策により、中国のクラウドプロバイダーは独自のデータセンターネットワーキングシステムに多額の投資を行っています。この国はアジア太平洋地域全体のデータセンター投資の約 49% を占めています。-
ヨーロッパの FLAP-D 市場-フランクフルト、ロンドン、アムステルダム、パリ、ダブリン-は、2025 年のヨーロッパの新規供給能力のほぼ 50% を占めていますが、それぞれが異なる制約に直面しています。フランクフルトは空室率が 6% と最も低く維持されており、電力の利用可能性により開発が制限されています。アムステルダムの接続ハブとしての地位は需要を引き付けていますが、厳しい規制と電力制限により建設が遅れています。ロンドンの供給不足は、特に西側回廊のハイパースケーラーからの強い需要にもかかわらず続いている。
光トランシーバ市場では、地域ごとに収益の集中度が異なります。アジア太平洋地域が 2024 年の世界出荷量の 39% でトップとなり、北米が 35% で続き、ヨーロッパが 25% を占め、中東とアフリカが 1-5% を占めます。成長率は大きく異なります。アジア太平洋地域は 5G の展開とクラウド インフラストラクチャによって最も急速な拡大を示していますが、北米とヨーロッパの成熟市場はより安定的かつ大幅な成長を示しています。
価格傾向は製造規模の経済を反映しています。 400G トランシーバーの平均販売価格は、生産量の増加とシリコン フォトニクス製造の成熟に伴い、2022 年の 1 台あたり 800 ドルから 2024 年までに 500 ～ 700 ドルに下落しました。{12} 100G の価格設定にも同様のパターンが見られ、同じ期間で 200 ～ 300 ドルから 100 ～ 150 ドルに圧縮されました。ただし、最先端の 800G および 1.6T モジュールは、初期の商用リリースの間、ユニットあたり 2,000 ドルを超えるプレミアム価格を維持します。
パフォーマンス ベンチマークと現実世界の指標-
伝送距離の仕様は、トランシーバーのタイプとファイバーの品質によって大幅に異なります。マルチモード ファイバー（MMF）を使用した短距離モジュールは、100G で 70-150 メートルをカバーし、データセンターの 1 つの列内または隣接する建物間の接続に適しています。シングルモード ファイバー（SMF）は到達距離を拡張します。100G トランシーバーはキャンパス内リンクでは 10 キロメートル以上で確実に動作しますが、到達距離が延長されたバージョンでは地下鉄アプリケーションでは 40 キロメートルまで到達します。-
エラー訂正のオーバーヘッドは、生の帯域幅の測定可能な割合を消費します。 「400G」イーサネット リンクは、実際には 425 Gbps で動作し、8 データ ビットごとに 1 つのパリティ ビットを追加する RS-544 FEC エンコーディングに対応します。この 12.5% のオーバーヘッドにより、ビット エラーによるデータの破損は防止されますが、アプリケーションの正味スループットが公称 400G 仕様まで低下します。
レイテンシ測定はコンポーネントごとに分離されます。ファイバー上の光飛行時間は、1 キロメートルあたり約 5 マイクロ秒増加します。-ほとんどのアプリケーションでは無視できますが、マイクロ秒が重要となる高頻度取引では重要です。{3}}電子処理の遅延はさまざまです。単純な直接検出システムでは 5-10 ナノ秒が追加されますが、DSP- 搭載のトランシーバーでは 30～50 ナノ秒が発生します。一緒にパッケージ化された光学部品により、DSP ステージを完全に排除することで、これを 10 ナノ秒未満に最小化します。
ビットあたりの電力は、重要な効率指標を表します。最新の 400G QSFP-DD モジュールは 10-12 ワットを消費し、これはビットあたり約 25～30 ピコジュールに相当します。従来の 100G QSFP28 モジュールは 3.5 ～ 4.5 ワット、つまり 1 ビットあたり 35 ～ 45 ピコジュールを使用します。固定電力消費コンポーネントのスケーリングが不利なため、効率がわずかに悪くなります。 Coherent 400G ZR モジュールは、高度な DSP 要件を考慮して、電力を 15 ～ 20 ワットまで押し上げます。
温度耐性によって導入の柔軟性が決まります。商用-グレードのトランシーバーは 0{3}}70 度で動作し、温度管理されたデータセンターに適しています。産業用バリアントは、屋外設置、電気通信機器、環境制御のないエッジ コンピューティングの場所では、-40 度から +85 度まで拡張されます。この幅広い範囲には、さまざまなレーザー設計とパッケージング手法が必要となり、製造コストが増加します。
新興テクノロジーと将来のロードマップ
Linear Pluggable Optics (LPO) は、DSP 機能をトランシーバーからスイッチ ASIC 自体に移す、最近のアーキテクチャー革新を表しています。 LPO トランシーバーは、モジュール-の内部 DSP を排除することで、既存のフォーム ファクターとの互換性を維持しながら、消費電力とコストを削減します。業界の試算では、LPO により、従来の DSP 搭載設計と比較して 800G モジュールのコストが 30-40% 削減され、より広範囲のデータセンター導入においてトランシーバーの高帯域幅ソリューションが利用しやすくなることが示唆されています。
このテクノロジーは標準化の課題に直面しています。スイッチ ベンダーが異なれば、DSP 機能の実装方法も異なります。ベンダー間の互換性を確保するには、IEEE および OIF ワーキング グループで開発中の電気仕様、リンク トレーニング手順、パフォーマンス パラメータに関する業界の合意が必要です。-
PAM6 および PAM8 変調の研究は続けられていますが、ノイズマージンの制約により実際の展開が制限される可能性があります。 PAM6 はシンボルあたり 6 つの振幅レベル (2.6 ビットを表す) を使用しますが、PAM8 は 8 レベル (シンボルあたり 3 ビット) を使用します。 S/N 要件はレベルが上がるごとにますます厳しくなり、これらの形式が到達距離の非常に短いアプリケーションに限定されるか、容量の利点を打ち消す特殊な FEC オーバーヘッドが必要になる可能性があります。
3.2 Tbps プラガブル トランシーバーは 2024 年後半にフィールド トライアルに入り、2026 年の運用展開を目標としています。これらのデバイスは、レーンあたり 200 Gbps の 16 レーン、またはレーンあたり 400 Gbps の 8 レーンを採用しており、どちらも現在の 100 Gbps -レーンあたり{10}}テクノロジーを超える大幅な進歩を示しています。 200G SerDes には、102.4 Tbps ASIC 容量を備えた次世代ネットワーク プロセッサ{13}デバイスが必要です。デバイス自体は光モジュールのロードマップに沿った開発サイクルにあります。{15}}
量子コンピューティングと光コンピューティングのアプリケーションは、フォトニック統合の長期的な機会となります。{0}従来のトランシーバーは電気ドメインと光ドメインの間でデータを変換しますが、将来のアーキテクチャでは、処理段階全体を通じて信号を光ドメインに維持する可能性があります。シリコン フォトニクスは、光導波路、変調器、検出器を量子光子源および単一光子検出器と統合するためのプラットフォームを提供し、チップ-規模の量子情報処理を可能にします。
持続可能性の側面がより顕著になります。データセンターはすでに世界の電力消費量の 1.7% を占めており、効率が大幅に向上しない限り、この割合はさらに増加するでしょう。ヨーロッパのクライメートニュートラルデータセンター協定などの業界の取り組みでは、2030年までに100%再生可能エネルギーを義務付けており、あらゆるコンポーネントで継続的な電力削減の圧力が生じています。トランシーバの消費電力は 3.5 分の 1 であり、共同パッケージ化アプローチにより、これらの目標に向けて大きな貢献を果たします。{7}}
よくある質問
トランシーバーが処理できる最大帯域幅は何によって決まりますか?
最大帯域幅は、変調形式 (PAM4 は NRZ の 2 倍の容量)、並列レーンの数 (8 レーン設計は 4 レーンよりも高い総レートをサポート)、およびレーンあたりの速度 (現在のテクノロジーはレーンあたり 100 Gbps に達し、開発中は 200 Gbps) という 3 つの主要な要素によって決まります。 400G トランシーバーは通常、50 Gbps PAM4 で 8 レーンを使用しますが、800G は 100 Gbps で 8 レーンを使用します。レーザー帯域幅、光検出器の応答時間、ファイバーの分散などの物理的な制約により、最終的には各レーンの動作速度が制限されます。
トランシーバー帯域幅はネットワーク スループットとどのように異なりますか?
トランシーバー帯域幅は、生の信号レート-物理層の容量を指します。ネットワーク スループットには、プロトコル オーバーヘッド、エラー修正、および実際のデータ ペイロードが考慮されます。 400G トランシーバーは、前方誤り訂正オーバーヘッドに対応するために 425 Gbps の生レートで動作し、FEC デコード後に約 400 Gbps を提供します。イーサネット フレーミング、TCP/IP ヘッダー、およびアプリケーション プロトコルによる追加のオーバーヘッドにより、実効スループットがさらに低下します。実際には、アプリケーションは「400G」接続から 370 ～ 390 Gbps の使用可能な帯域幅を認識する可能性があります。
古いデータセンターは、ファイバーを交換せずに高帯域幅トランシーバーにアップグレードできますか?{0}
ほとんどの場合、そうです。 PAM4- ベースの 400G および 800G トランシーバーは、短距離（70-150 メートル）の場合は既存の OM3/OM4 マルチモード ファイバー、より長いリンクの場合は標準のシングルモード ファイバーで動作するように特別に設計されています。-この下位互換性により、ファイバー インフラストラクチャが確立されている組織では、トランシーバーの高帯域幅アップグレードが経済的に実現可能になります。重要な制約はファイバーの品質です。古いファイバーには蓄積された汚染、微小曲げ損失、または接続劣化があり、達成可能な最大距離が制限される可能性があります。包括的なファイバーの特性評価 (挿入損失、反射損失、分散測定) により、アップグレードの実行可能性が決まります。メトロの距離は、多くの場合、ファイバーを交換することなく最大 80 キロメートルまで動作しますが、増幅が必要になる場合があります。
高帯域幅アプリケーションでトランシーバーが失敗する原因は何ですか?{0}
熱ストレスは主な故障メカニズムとしてランク付けされています。高速トランシーバーは、小さなフォームファクターでもかなりの熱（10-30 ワット）を発生します。冷却が不十分な場合、コンポーネントが指定された動作温度を超え、レーザーや電子機器が劣化します。コネクタの汚れは光信号の損失を引き起こし、光コネクタ内の単一の塵粒子が光の 50% 以上を遮断する可能性があります。電源の品質は重要です。電圧リップルや過渡現象は、敏感な回路に損傷を与える可能性があります。最後に、ファームウェアのバグやトランシーバーとホスト機器間の互換性の問題により、物理層の問題のように見えるリンク障害が発生しますが、実際にはソフトウェアが原因です。
グローバルなデジタル サービスをサポートするインフラストラクチャは、毎秒数百テラビットのデータセンター トラフィックを処理するトランシーバー高帯域幅テクノロジーに基づいています。 AI ワークロードによりラックあたりの電力密度が 250 キロワットに達し、ラック数がエクサバイト規模のデータセットをサポートするように拡張されるにつれ、光インターコネクト テクノロジーは漸進的な改善から根本的な必要性へと進歩しています。- 100G から 400G、そして 800G トランシーバーへの移行は、単なる帯域幅の増加を意味するものではありません。-これは、次世代のコンピューティングを可能にするアーキテクチャの変化を具体化しています。
重要なポイント
高帯域幅トランシーバーは、シンボルあたり従来の 1 ビットではなく 2 ビットを送信することで容量を 2 倍にする PAM4 変調を使用して、ポートあたり 100 Gbps ～ 1.6 Tbps を実現します。-
シリコン フォトニクスの統合により、ディスクリート コンポーネント設計と比較して、トランシーバーの製造コストが 30%、消費電力が 20% 削減され、市場は CAGR 45% で成長します
データセンターの容量は 2005 年から 2025 年にかけて 5 倍に増加し、114 ギガワットに達しました。これは、2030 年までの需要増加の 40% を占める AI ワークロードによって推進されました。
-一緒にパッケージ化された光学部品により、外部 DSP が不要になり、信号パスが 14 インチからミリメートルに短縮され、プラグイン可能なトランシーバーと比較して 3.5 倍の電力削減を達成します。
DWDM システムは、ストランドあたり 96 波長を伝送することでファイバー容量を増大させ、波長あたり 400G で最大 38.4 Tbps を実現します。
データソース
Fortune Business Insights - 光トランシーバー市場分析 2024 ～ 2032 年
国際エネルギー機関 - データセンター容量レポート 2025
McKinsey & Company - の 2030 年のデータセンター需要予測
IDTechEx - シリコン フォトニクス市場調査 2024 ～ 2034 年
MarketsandMarkets - 光トランシーバー市場レポート 2024-2029
Yole Intelligence - シリコン フォトニクス産業レポート 2024
NVIDIA - GTC 2025 共同-パッケージ オプティクスの発表
Community.fs.com - 高速光トランシーバーの技術文書
ジュニパーネットワークス - 400G トランシーバー テクニカル ガイド
IEEE 802.3 - イーサネット標準ドキュメント